全國 [切換]
關(guān)于我們

FPGA高速DA處理模塊開發(fā)(HITWHBX20250002)采購公告

山東威海 全部類型 2025年06月24日
下文中“***”為隱藏內(nèi)容,僅對乙方寶會員用戶開放,會員后可查看內(nèi)容詳情
項(xiàng)目名稱 FPGA高速DA處理模塊開發(fā) 項(xiàng)目編號 ****
公告開始日期 **** 14:11:07 公告截止日期 **** 16:00:00
采購單位 點(diǎn)擊登錄查看 付款方式 預(yù)付70%,驗(yàn)收后付30%
聯(lián)系人 聯(lián)系電話
簽約時間要求 到貨時間要求
預(yù)算總價 ¥410000.00
發(fā)票要求
含稅要求
送貨要求
安裝要求
收貨地址
供應(yīng)商資質(zhì)要求

符合《政府采購法》第二十二條規(guī)定的供應(yīng)商基本條件

公告說明

采購清單1
采購商品 采購數(shù)量 計量單位 所屬分類
FPGA高速DA處理模塊開發(fā) 1 項(xiàng)
品牌
型號
預(yù)算單價 ¥ 410000.00
技術(shù)參數(shù)及配置要求 技術(shù)目標(biāo): FPGA高速DA處理模塊完成波形產(chǎn)生組件的核心數(shù)字信號處理功能。完成復(fù)雜波形生成、預(yù)失真處理、時序控制與接口通信等核心功能。 a、配置外部鎖相環(huán)芯片BM726SM5產(chǎn)生工作時鐘; b、接收HDLC接口設(shè)置信號和脈沖同步信號; c、(根據(jù)HDLC設(shè)置信號和脈沖同步信號)在1200MHz載頻上產(chǎn)生寬帶LFM波形信號,帶寬500MHz,脈寬受控; d、寬度LFM波形信號送DAC單元(772所B9739)輸出; e、具備寬度LFM波形預(yù)失真功能; f、具備外部檢波單元信號采集功能(使用FPGA片內(nèi)XADC)。 技術(shù)內(nèi)容: (1)外部引腳輸入同步信號(PRT),F(xiàn)PGA每收到一個上升沿,作為線性調(diào)頻信號的輸出控制信號。具體流程為:FPGA收到同步信號(PRT)升沿時,讀取與主控HDLC通信的FIFO存放的控制字(前一周期),根據(jù)協(xié)議進(jìn)行解析,輸出線性調(diào)頻信號。 (2)FPGA通過SPI接口配置13所頻率合成器BW726SM5內(nèi)部參數(shù),產(chǎn)生1600MHz時鐘(輸入時鐘100MHz),配置完成后需要讀取配置參數(shù),確保配置成功。 技術(shù)方法和路線: a、LFM波形單元,負(fù)責(zé)產(chǎn)生負(fù)責(zé)脈沖線性調(diào)頻信號。 b、預(yù)失真單元,負(fù)責(zé)對脈沖線性調(diào)頻信號波形進(jìn)行時域畸變處理。 c、預(yù)失真系數(shù)管理單元,負(fù)責(zé)接收外部輸入的系數(shù)進(jìn)行緩存,并向預(yù)失真單元注入工作所需的系數(shù)。 d、DAC接口單元,負(fù)責(zé)將前端信號處理產(chǎn)生的并行數(shù)據(jù)按DAC時序接口要求組合成高速串行數(shù)據(jù),數(shù)據(jù)有效速率為1.6Gsps。 e、分配單元,負(fù)責(zé)將DAC輸入的400M時鐘進(jìn)行4分頻,產(chǎn)生100M時鐘,供信號處理相關(guān)單元(如LFM波形單元、預(yù)失真系數(shù)管理單元、預(yù)失真單元)使用。 f、鎖相環(huán)配置單元,負(fù)責(zé)對外部鎖相環(huán)芯片BM726SM5進(jìn)行參數(shù)配置,確保鎖相環(huán)信號產(chǎn)生1.6GHz時鐘用于。 付款方式: 合同簽訂后30日內(nèi)預(yù)付70%,驗(yàn)收完成后支付30%。 供貨期限:3個月。 質(zhì)保期:1年。
參考鏈接
售后服務(wù)

信息來源:http:****

關(guān)注乙方寶服務(wù)號,實(shí)時查看招標(biāo)信息>>
模擬toast